01 JTAG簡(jiǎn)介JTAG（JointTest操作組）是一個(gè)接口。為此接口建立了一個(gè)名為JTAG組的組。
它成立于1985年。1990年，IEEE認(rèn)為一切都井井有條，因此它發(fā)布了IEEE標(biāo)準(zhǔn)1149.1-1990，并將其命名為“標(biāo)準(zhǔn)測(cè)試訪問(wèn)端口和邊界掃描體系結(jié)構(gòu)”。
這就是著名的JTAG。您知道JTAG的三大功能嗎？ 1.下載器，即將軟件下載到FLASH。
2.調(diào)試就像醫(yī)生的聽診器一樣，可以仔細(xì)聆聽芯片內(nèi)部。 3.邊界掃描，您可以訪問(wèn)芯片內(nèi)部的信號(hào)邏輯狀態(tài)以及芯片引腳的狀態(tài)，等等。
JTAG根本沒(méi)有標(biāo)準(zhǔn)接口定義，甚至定義因公司而異。可以在ARM的“系統(tǒng)和接口設(shè)計(jì)參考”中找到文檔下載地址。
文檔：鏈接：https://pan.baidu.com/s/13aQXOXR73_wiERz2kwN15w提取代碼：xaaf該文檔列出了不同的JTAG接口，我們經(jīng)常在Internet上閱讀以下圖片是SEGGER的Jlink的JTAG接口。 J-Link是由德國(guó)SEGGER公司推出的基于JTAG的仿真器。
簡(jiǎn)而言之，它是一個(gè)JTAG協(xié)議轉(zhuǎn)換盒，即一個(gè)小型USB到JTAG轉(zhuǎn)換盒，它通過(guò)USB接口連接到計(jì)算機(jī)，并且在目標(biāo)板上使用了jtag協(xié)議。它已經(jīng)完成了從軟件到硬件的轉(zhuǎn)換。
同時(shí)，在我看來(lái)，Jlink還是最受歡迎的調(diào)試器。根據(jù)“系統(tǒng)和接口設(shè)計(jì)參考”，該ARM官方的JTAG20pin是不同的。
在這里，我希望每個(gè)人都了解ARM，Jlink和JTAG之間的關(guān)系。從上面可以看到使用頻率很高的ST-linkV2接口。
這也是ST本身定義的接口，如下所示：Ulink，CMSIS_DAP和其他STM32仿真器是相同的。 02JTAG引入邊界測(cè)試：例如，如果您有兩個(gè)芯片，則兩個(gè)芯片之間連接了許多導(dǎo)線。
如何確保這些電線之間的連接正常？借助JTAG，它可以控制所有IC的引腳。腳。
這稱為芯片邊界測(cè)試。在JTAG接口中，有四個(gè)最常用的信號(hào)，即TCK / TMS / TDO / TDI。
JTAG接口可以一對(duì)一使用，也可以形成菊花鏈的一對(duì)多拓?fù)浣Y(jié)構(gòu)。下圖顯示了這兩種拓?fù)浣Y(jié)構(gòu)。
多核芯片已經(jīng)以菊花鏈的形式連接在芯片內(nèi)部。有很多方法可以使用JTAG菊花鏈。
CPU和FPGA制造商允許將JTAG用于端口調(diào)試。 FPGA制造商允許通過(guò)JTAG配置FPGA，并使用JTAG信號(hào)訪問(wèn)FPGA內(nèi)核。
03JTAG和SWD SWD接口：串行調(diào)試（SerialWireDebug），應(yīng)被視為與JTAG不同的調(diào)試模式，最直接的體現(xiàn)是在調(diào)試接口中，與JTAG的20個(gè)引腳相比，SWD僅需4個(gè)（或5個(gè)）別針。 VCC，SWDIO，SWCLK，GND（在某些情況下，還添加了RESET引腳）。
SWD與傳統(tǒng)調(diào)試方法之間的區(qū)別：在高速模式下，SWD模式比JTAG更可靠。在大量數(shù)據(jù)的情況下，JTAG下載程序?qū)⑹。前l(fā)生SWD的可能性會(huì)小得多。
只要您的仿真器支持，在基本使用JTAG仿真模式時(shí)就可以直接使用SWD模式，因此建議您使用此模式。當(dāng)CPU GPIO不足時(shí)，可以使用SWD仿真，此模式支持更少的引腳。
當(dāng)硬件PCB的尺寸受到限制時(shí)，建議使用SWD模式。它需要更少的引腳，當(dāng)然，所需的PCB空間也很小。
您可以選擇一個(gè)2.54節(jié)距的5針小型端子作為仿真接口。 Keil環(huán)境中Jlink調(diào)試器的JTAG模式和SWD模式IAR環(huán)境中Jlink調(diào)試器的JTAG模式和SWD模式Jlink JTAG模式和SWD模式的比較圖JTAG引腳描述SWD引腳描述04關(guān)于我們上面提到的Vref引腳Vref引腳屬于IO接口的電源域。
目的是使芯片的邏輯電平與調(diào)試器的邏輯電平一致，以避免邏輯錯(cuò)誤，甚至損壞設(shè)備。 Jlink上有一個(gè)Vref的跳線帽。
三個(gè)接頭連接器：①是NC，②是Vref，連接到輸出引腳1，③是3.3V如果您希望Jlink的1引腳Vref輸出3.3V，則可以直接將②和③短路。 05關(guān)于TRST引腳JTAG定義中的TRST引腳用于重置TAP控制器。
在STM32系列微控制器中，沒(méi)有TRST引腳，名稱為NJTRST。以STM32F207為例，對(duì)JTAG和SWD模式下的NJTRST引腳進(jìn)行說(shuō)明。
STM32F207 SWJI / O引腳的可用性06RESET引腳用于一些使用4線SWD模式的STM32產(chǎn)品仿真。發(fā)行版本通常將JTAG端口設(shè)置為普通IO，或者因?yàn)橐_不夠而將其設(shè)置為普通IO。